Обновленная профессиональная программа, предназначенная для проектирования микропроцессорных устройств с высокой степенью интеграции, включая разработку законченных систем на одном программируемый чип.
Altera Corporation - один из крупнейших разработчиков ASIC (специализированных для выполнения конкретной задачи интегральной схемы (ИС)), программируемых логических интегральных схем (ПЛИС), была основана в 1983 году компания входит в состав индекса стоимости акций S & P 500 и Nasdaq Stock определяется аббревиатурой ALTR. Как компанией без собственных производственных мощностей, Альтера сосредоточена главным образом на разработку схем и модулей на основе Языки описания аппаратных средств таких как VHDL, Verilog и собственные AHDL. В чипе производства сотрудничает с различными производителями.

Основная продукция - программируемые чипы, а также услуги по преобразованию проектов в соответствии с FPGA на ASIC для массового производства. Также предприятие производит и программами для разработки встроенного программного обеспечения для ПЛИС, а также компиляторов процессор под собственным дизайном.

Программное обеспечение Quartus ® II обеспечивает поддержку лучших последовательность развития систем на основе ПЛИС, самые передовые технологии разработки систем и интеграции ИС, размещение и трассировка, сроков и методики испытаний закрыты, которая помогает сохранить позицию лидера Altera Corporation в разработке CPLD, используя простой в использовании полноценная среда разработки от ввода проекта до CPLD синтеза, размещения, маршрутизации и контроля.
Программное обеспечение Quartus II программный интерфейс оснащен MAX + PLUS ® Look @ Feel, которая позволяет тысячам разработчиков CPLD воспользоваться Quartus II, без необходимости разработки нового пользовательского интерфейса.

Altera Quartus II 9.1 еще больше укрепляет лидерскую программу, поддержку устройств и Stratix II семей и семей MAX ® II, добавление и расширение новых возможностей для вклада в совершенствование и упрощение использования и ускорить разработку и проверку циклов.

Обзор и особенности программного комплекса Altera Quartus II 9.1:

- Особенности:
• Поддержка семей ПЛИС
• Возможность MAX пользовательский интерфейс +
• Файл единовременные поручения (. ФУКС)
• Viewer RTL
• поддержка изменений в подборке
• Формирование последовательности синхронизации внутренней памяти
• Новая опция техники "сбалансированный" Оптимизация
• Функция синхронизации улучшилось SignalTap ® II
- API:
Позволяет пользователям использовать MAX + предоставляемых Quartus II возможно, не утруждая себя изучение нового интерфейса. Будет Quartus II установлен первым, или будут установлены позднее, пользователь будет видеть диалоговое окно, которое позволяет "видеть и чувствовать себя (и смотреть-Feel)» выбором: Quartus II и MAX +. Однако, пользователь может в любое время, чтобы изменить этот выбор.
- Viewer:
Новые RTL Viewer Program Files Quartus II дает схематическое представление о возможности VHDL и Verilog RTL файлов, которые могут быть использованы для анализа структуры проекта до стадии поведенческого моделирования, синтеза, размещения и маршрутизации. RTL Viewer позволяет разработчикам управлять иерархии проекта и место отдельные вопросы, представляющие интерес для упрощения отладки и оптимизации. Выбранный в элементах RTL просмотра можно прямо связать с исходным файлом
- Изменения к компиляции:
Позволяет разработчикам поэкспериментировать с различными настройками и задания компиляции проекта. С растениями, составление заданий и результаты могут храниться и обрабатываться отдельно, как вариант проекта.
- Формирование последовательности синхронизации внутренней памяти:
Функция памяти компилятора Quartus II программы могут быть реализованы для упрощения использования FPGA встроенной памяти благодаря возможности динамической генерации последовательности импульсов, необходимых для операций чтения / записи памяти и FIFO, основанные на выбранной конфигурации. Такая возможность обеспечивается MegaWizard ® Plug - В Manager.
- Улучшить функцию синхронизации SignalTap II
Для оценки состояния сигналов в предстоящем устройства может быть использован логический анализатор SignalTap II, позволяющие найти причину возникновения дефектов в проектировании системы. Уровни переключения сообщили SignalTap II логического анализатора для сбора данных на момент, так что если вы не можете создать условия изменений, которые найдут соответствующие данные, логический анализатор не поможет отладки проекта. Функции улучшить синхронизацию SignalTap II предоставляет графический пользовательский интерфейс, позволяющий разработчикам легко организовывать весьма сложные условия синхронизации.

Размер: 1.67 Gb
Язык: английский
Таблетка: присутствует